Willow Cove

Willow Cove
Informations générales
Production 12 septembre 2020
Concepteur Intel
Fabricant Intel
Taille du cache
Niveau 1 80 ko par coeur :
32 ko instructions + 48 ko données
Niveau 2 1,25 Mo par coeur
Niveau 3 3 Mo par coeur
Spécifications physiques
Finesse de gravure Intel SuperFin (10SF) 10 nm
Architecture et classification
Architecture x86-64
Extensions AES-NI, CLMUL, RDRAND, SHA (en), TXT (en), MMX, SSE, SSE2, SSE3, SSSE3, SSE4, SSE4.1, SSE4.2, AVX, AVX2, AVX-512, FMA3, VT, VT-d

Produits, marques, modèles, variantes
Variantes Tiger Lake
Historique

Sunny Cove Golden Cove

Willow Cove est le nom de code pour une microarchitecture de processeur développée par Intel et publiée en . Willow Cove est le successeur de la microarchitecture Sunny Cove et est fabriqué à l’aide du nœud de procédé 10 nm amélioré d’Intel appelé 10 nm SuperFin (10SF)[1]. La microarchitecture équipe les processeurs pour PC portables Intel Core de 11e génération (nom de code « Tiger Lake »)[1],[2].

La microarchitecture Willow Cove a été remplacée par Golden Cove[3].

Fonctionnalités

Intel a décrit pour la première fois Tiger Lake et Willow Cove lors de sa journée de l’architecture en 2020[4]. Willow Cove est presque identique à la microarchitecture précédente, mais introduit de nouvelles fonctionnalités de sécurité, un sous-système de cache repensé et des fréquences d’horloge plus élevées[4]. Intel affirme que ces changements, en plus du nouveau nœud de procédé 10SF, permettent une augmentation supplémentaire des performances de 10 à 20 % par rapport à Sunny Cove[1].

Améliorations

  • Cache L2 plus volumineux (1,25 Mo par cœur au lieu de 512 ko par cœur)
  • Cache L3 plus volumineux (3 Mo par cœur au lieu de 2 Mo par cœur)
  • Nouvelle instruction AVX-512 : Intersection de paires vectorielles vers une paire de registres de masques, VP2INTERSECT[5],[6]
  • Control Flow Enforcement Technology pour prévenir les techniques d’exploitation de la programmation orientée retour et de la programmation orientée saut[7]
  • Chiffrement complet de la mémoire RAM[8]
  • Suivi des branchements indirects et pile fantôme (en)
  • Intel Key Locker[9],[10]
  • La prise en charge des instructions AVX/AVX2 a été déverrouillée sur les processeurs Pentium Gold et Celeron[6]

Notes et références

  1. (en-US) Dr Ian Cutress, « Intel's 11th Gen Core Tiger Lake SoC Detailed: SuperFin, Willow Cove and Xe-LP », sur www.anandtech.com (consulté le )
  2. ↑ (en-US) « Intel teases its Ice Lake & Tiger Lake family, 10nm for 2018 and 2019 », sur TweakTown, (consulté le )
  3. ↑ (en-US) Dr Ian Cutress, « Intel Alder Lake: Confirmed x86 Hybrid with Golden Cove and Gracemont for 2021 », sur www.anandtech.com (consulté le )
  4. (en-US) « Intel goes over Tiger Lake and Willow Cove at Architecture Day », sur Windows Central, (consulté le )
  5. ↑ (en-US) « Compiler Support Getting Wired Up For AVX-512 VP2INTERSECT - Phoronix », sur www.phoronix.com (consulté le )
  6. (en-US) Anton Shilov, « Intel's Latest Celeron and Pentium CPUs Finally Get AVX2, AVX-512 Support », sur Tom's Hardware, (consulté le )
  7. ↑ (en-US) « A Technical Look at Intel's Control-flow Enforcement Technology », sur Intel (consulté le )
  8. ↑ (en-US) « Intel Releases New Technology Specification for Memory Encryption », sur Intel (consulté le )
  9. ↑ (en-US) « Intel Key Locker Specification » [PDF], sur Intel (consulté le )
  10. ↑ (en-US) « Intel Key Locker Support Added to LLVM - Confirms Presence with Tiger Lake », sur Phoronix
  • icône décorative Portail de l’informatique
Cet article est issu de Wikipédia. Sauf mention contraire, le texte est disponible sous Creative Commons Attribution-Share Alike 4.0. Des conditions supplémentaires peuvent s’appliquer aux fichiers multimédias.