Effetto body

In condizioni di polarizzazione del body nulla (${\displaystyle V_{SB}=0}$) e quando i terminali di drain e source sono considerati allo stesso potenziale elettrostatico (${\displaystyle V_{DS}=0}$), esiste un unico e costante livello di Fermi (${\displaystyle E_{F}}$) attraverso l'intera struttura substrato-canale.^[6][7] Per stabilire un canale di conduzione tra source e drain, le bande di energia devono piegarsi verso il basso in corrispondenza dell'interfaccia ossido-semiconduttore. In questo caso, la condizione di forte inversione viene raggiunta quando il potenziale di superficie soddisfa la seguente equazione:^[1][2][6]

${\displaystyle \phi _{s}=2|\phi _{F}|}$

dove ${\textstyle \phi _{F}}$ è chiamato potenziale di Fermi del bulk ed è definito come:

${\displaystyle \phi _{F}={\frac {k_{B}T}{q}}\ln {\bigg (}{\frac {N_{A}}{n_{i}}}{\bigg )}}$

qui, ${\displaystyle k_{B}}$ è la costante di Boltzmann, ${\displaystyle T}$ è la temperatura assoluta espressa in Kelvin, ${\displaystyle q}$ è la carica elementare, ${\displaystyle N_{A}}$ è la concentrazione di drogaggio di accettori nel substrato e ${\displaystyle n_{i}}$ è la concentrazione intrinseca di portatori del semiconduttore.^[1][2]

Di conseguenza, la carica di inversione indotta all'interfaccia, causata dall'applicazione di ${\displaystyle V_{GB}}$ esterna, può essere espressa come:^[1][2]

${\displaystyle Q_{inv}=C_{ox}{\bigg (}V_{GB}-V_{FB}-\phi _{s}-{\frac {Q_{dep}(\phi _{s})}{C_{ox}}}{\bigg )}=C_{ox}(V_{GS}-V_{th0})}$

dove ${\displaystyle C_{ox}}$ è la capacità dell'ossido di gate per unità di area, ${\textstyle V_{FB}}$ è la tensione di banda piatta del dispositivo, ${\textstyle Q_{dep}}$ è la densità di carica di della regione di carica spaziale (regione di svuotamento), mentre ${\displaystyle V_{th0}}$ è definita come la tensione di soglia della struttura a polarizzazione di substrato nulla ed indica la minima tensione ${\displaystyle V_{GB}}$ per cui la carica di inversione è apprezzabile. Si noti che, poiché i terminali di source e bulk si trovano allo stesso potenziale elettrostatico, vale l'equazione ${\textstyle V_{GB}=V_{GS}}$.^[1][2][6][7]

Quando viene applicata una tensione positiva tra source e bulk, la giunzione p-n formata dal substrato di tipo p e dalla regione di source n+ entra maggiormente in una condizione di polarizzazione inversa. L'applicazione di un potenziale esterno porta il sistema fuori dall'equilibrio termodinamico, causando la scissione dell'unico livello di Fermi in due distinti quasi-livelli di Fermi:^[6][7]

• ${\displaystyle E_{Fp}}$: il quasi-livello di Fermi per le lacune, ancorato al potenziale del substrato;
• ${\displaystyle E_{Fn}}$: il quasi-livello di Fermi per gli elettroni, che viene abbassato dal potenziale più elevato del source.

Poiché il potenziale di source è più alto rispetto al bulk, il livello energetico degli elettroni nel source si abbassa. Questo sposta ${\displaystyle E_{Fn}}$ nel source verso il basso rispetto a ${\displaystyle E_{Fp}}$ nel bulk di una quantità pari a ${\displaystyle qV_{SB}}$. In questa circostanza, le bande devono piegarsi significativamente di più rispetto a quanto facevano all'equilibrio per "inseguire" il quasi-livello di Fermi del source e in questo modo popolare la banda di conduzione. Ciò si traduce in un potenziale di superficie di soglia ${\displaystyle \phi _{s}}$ più elevato, definito dall'uguaglianza più generale:^[1][2][6]

${\textstyle \phi _{s}=2|\phi _{F}|+V_{SB}}$

Dato il maggior potenziale di superficie richiesto, la quantità di carica accumulata all'interfaccia ossido-semiconduttore diventa:^[1][2]

${\displaystyle Q_{inv}=C_{ox}{\bigg (}V_{GB}-V_{FB}-2|\phi _{F}|-V_{SB}-{\frac {Q_{dep}(2|\phi _{F}|+V_{SB})}{C_{ox}}}{\bigg )}}$

che può essere espressa in modo più conveniente in funzione di ${\displaystyle V_{th0}}$ come:^[1][2]

${\displaystyle Q_{inv}=C_{ox}{\bigg (}V_{GS}-V_{th0}-{\frac {Q_{dep}(2|\phi _{F}|+V_{SB})-Q_{dep}(2|\phi _{F}|)}{C_{ox}}}{\bigg )}=C_{ox}(V_{GS}-V_{th})}$

dove ${\displaystyle V_{th}}$ è l'espressione generale della tensione di soglia del dispositivo in presenza di polarizzazione del body.

Come atteso, la variazione della condizione di soglia rispetto al caso di zero bias è conseguenza della carica addizionale esposta nel substrato dall'applicazione della tensione ${\displaystyle V_{SB}}$. Inoltre, è interessante notare come l'ultima espressione permetta di derivare una più generale versione di ${\displaystyle V_{th}}$ senza alcuna assunzione preliminare riguardo al profilo di drogaggio impiegato nel bulk.^[1][2][6]

Nei circuiti analogici, le variazioni della tensione di bulk modulano la tensione di soglia del dispositivo e consequenzialmente modificano la corrente di drain (${\displaystyle I_{D}}$) in modo analogo al terminale di gate. Questo comportamento può essere modellato attraverso un circuito equivalente per piccoli segnali introducendo un generatore di corrente controllato in tensione pilotato dalla tensione di body-source.^[3][4][5]

Più precisamente, è possibile definire la transconduttanza di body come:

${\displaystyle g_{mb}={\frac {\partial {I_{D}}}{\partial {V_{BS}}}}={\frac {\partial {V_{th}}}{\partial {V_{BS}}}}{\frac {\partial {I_{D}}}{\partial {V_{th}}}}=\eta g_{m}}$

Dove ${\displaystyle g_{m}}$ è la transconduttanza di gate del MOSFET per piccoli segnali ed ${\displaystyle \eta }$ (tipicamente compreso tra 0,1 e 0,3) rappresenta il rapporto tra la transconduttanza di body e il suo equivalente di gate. La sua espressione può essere direttamente derivata dall'equazione dell'effetto body, ottenendo:

${\displaystyle \eta ={\frac {\partial {V_{th}}}{\partial {V_{BS}}}}={\frac {\gamma }{2{\sqrt {|2\phi _{F}|+V_{SB}}}}}={\frac {C_{dep}}{C_{ox}}}{\bigg |}_{V_{SB}=0}}$

Vale la pena notare che ${\displaystyle \eta }$ non solo fornisce un modo per quantificare il contributo del body alla corrente di drain, ma è anche una misura compatta della sensibilità della tensione di soglia a qualsiasi variazione di ${\displaystyle V_{SB}}$.^[1][3][4][5]

Sebbene sia tipicamente trascurabile rispetto alla transconduttanza di gate, la transconduttanza di body fornisce un percorso disaccoppiato per modulare la corrente di drain, consentendo di sfruttare il substrato come ingresso alternativo per il controllo e l'elaborazione del segnale.^[1][3][4][5]

Nella microelettronica moderna, la capacità di modulare intenzionalmente la tensione di soglia attraverso il terminale di substrato ha trasformato l'effetto body da fenomeno parassita indesiderato a uno strumento di progettazione alternativo che può essere intenzionalmente sfruttato per migliorare la progettazione dei chip.^[4][5]

Controllo del back-gate nelle tecnologie FD-SOI

Nelle tecnologie del silicio su isolante completamente svuotato (FD-SOI), il canale del transistor è realizzato su uno strato sottilissimo di silicio completamente svuotato, che è isolato elettricamente dal substrato da uno strato BOX (ossido sepolto). In questo caso, il substrato agisce come un secondo gate isolato per il MOSFET e viene spesso definito back-gate.^[10][11]

L'applicazione di un potenziale al back-gate sposta verticalmente le bande di energia all'interno del canale, modificando la ${\displaystyle V_{th}}$ con un'efficacia significativamente maggiore rispetto ai dispositivi planari di bulk. In particolare, questa architettura consente la polarizzazione dinamica del body (DBB - dynamic body biasing), aumentando notevolmente l'efficienza dei blocchi digitali FD-SOI attraverso:

• la polarizzazione diretta del body (FBB): l'applicazione di una polarizzazione diretta al back-gate (${\displaystyle V_{SB}<0}$) riduce l'entità dell'effetto di polarizzazione del substrato. Di conseguenza, l'overdrive delle strutture MOS aumenta, consentendo un comportamento più conduttivo dei dispositivi e migliori prestazioni di commutazione delle porte logiche^[11]. È importante notare che questo approccio è possibile solo prendendo attentamente in considerazione i limiti derivanti dall'accensione dei diodi parassiti di source-bulk e di drain-bulk del dispositivo.
• la polarizzazione inversa del body (RBB): l'applicazione di una polarizzazione inversa (${\displaystyle V_{SB}>0}$) provoca un aumento della tensione di soglia ${\displaystyle V_{th}}$, mitigando le correnti parassite di sottosoglia (leakage) dei dispositivi spenti e consentendo ai blocchi logici di entrare in uno stato di standby a bassissimo consumo energetico.^[10][11]

Circuiti a bassissimo consumo (ULP) e a bassissima tensione (ULV)

Per le applicazioni destinate all'Internet delle cose (IoT)^[12], ai sensori biomedici impiantabili o ai sistemi di energy harvesting, le tensioni di alimentazione vengono ridotte a valori prossimi o inferiori alla tensione di soglia nominale (valori di ${\displaystyle V_{DD}}$ compresi tra ${\displaystyle 0.3V}$ e ${\displaystyle 0.5V}$).^[13] In questo regime estremo, la tensione di alimentazione non consente l'uso delle topologie convenzionali pilotate dal gate, poiché non capaci di garantire una dinamica di ingresso accettabile.^[14][15] Per aggirare questa limitazione, il segnale di ingresso può essere applicato direttamente al terminale di body, mentre il gate viene mantenuto a una polarizzazione DC costante per mantenere il dispositivo in condizione di debole inversione. Questo approccio, solitamente denominato progettazione CMOS bulk-driven, si basa interamente sulla transconductanza di body e richiede quindi una regione dedicata (well) al bulk in modo da garantirne l'isolamento dal substrato del chip. Sebbene queste topologie introducano importanti compromessi, principalmente dovuti al fattore di transconduttanza più debole rispetto all'azione del gate principale, esse consentono potenzialmente un'ampia dinamica di ingresso (quasi rail-to-rail) pur preservando un funzionamento lineare.^[14][15]
Alcuni di questi svantaggi possono essere mitigati aumentando il guadagno di tensione complessivo degli stadi tramite topologie cascode o applicando tecniche di retroazione positiva locale direttamente integrate nello stadio differenziale di ingresso dell'amplificatore.^{[12][13][14][15]}